英特尔 PowerVia 芯片技术详解：可助 Arrow Lake 处理器 E 核实现 6% 的性能提升

6 月 5 日消息，在下周的 VLSI 研讨会上，英特尔将发表三篇备受期待的论文，其中之一便是即将推出的 PowerVia 芯片背面供电技术的进展。

英特尔接下来将推出两种关键技术：全环栅晶体管 RibbonFET 技术和 PowerVia。这将作为英特尔对光刻行业的一记组合拳，而且英特尔也认为这将是帮助它们重返晶圆厂领导地位的关键。

作为英特尔业界领先的背面供电解决方案，PowerVia 将于 2024 年上半年在 Intel 20A 制程节点上推出。通过将电源线移至晶圆背面，PowerVia 解决了芯片单位面积微缩中日益严重的互连瓶颈问题。

据介绍，英特尔宣布在业内率先在产品级测试芯片上实现背面供电（backside power delivery）技术，满足迈向下一个计算时代的性能需求。

简单来说，PowerVia 可以更好地利用芯片背部，将于 2024 年上半年在 Intel 20A 工艺节点中率先亮相（首发产品即 Arrow Lake）。它可通过将电源布线移至晶圆背面来解决芯片微缩过程中日益严重的互连瓶颈问题。

“PowerVia 是我们积极的‘四年五个节点’战略的一个重要里程碑，也是我们在 2030 年实现封装中万亿晶体管的道路上的一个重要里程碑。使用试验工艺节点和后续测试芯片使我们能够降低背面电源的风险我们领先的工艺节点，使英特尔在将背面功率传输推向市场方面领先于竞争对手。”

– Ben Sell，英特尔技术开发副总裁

英特尔表示，他们已将 PowerVia 的开发与晶体管开发分开，以确保它能够为基于 Intel 20A 和 18A 工艺节点做好准备。

英特尔在其自家测试节点上进行了测试，最终证实能够非常有效地利用芯片资源，其单元利用率超过 90%，同时有望降低成本，使芯片设计人员的热特性。能够在其产品中实现更高的性能和效率。

技术方面，测试显示英特尔平台电压下降改善达 30% 以上，E 核频率收益高达 6%，而且英特尔还在 PowerVia 测试芯片中实现了与逻辑缩放预期的更高功率密度相符

英特尔将于 6 月 11 日至 16 日在日本京都举行的 VLSI 研讨会上以两篇论文的形式展揭晓更多细节，届时IT之家也将为大家带来更多报道。